9日本国特許庁(JP)

10 特許出願公開

[©] 公開特許公報(A) 平2-222546

®Int. Cl. 3

識別配号

庁内整理番号

❸公開 平成2年(1990)9月5日

日本電気株式会补内

H 01 L 21/336 29/784

8624-5F H 01 L 29/78 3 1 1 P 審査請求 未請求 請求項の数 1 (全 3 頁)

図発明の名称 MOS型電界効果トランジスタの製造方法

②特 頭 平1-44561

②出 願 平1(1989)2月23日

明者 個発 上 最 鰴 79発 明 老 圌 林 秀 和 何発 明 木 秀 充 者 青 @発 明 者 藤 鉻 嗇 明 四発 者 Œ 博 光 液 日本電気株式会社 の出 願 人

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内 東京都港区芝 5 丁目33番 1 号 日本電気株式会社内 東京都港区芝 5 丁目33番 1 号 日本電気株式会社内 東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

東京都港区芝5丁目7番1号

東京都港区芝5丁目33番1号

19代 理 人 弁理士内 原 習

明 和 曹

1.発明の名称

MOS型電界効果トランジスタの製造方法

2.特許請求の範囲

(1) 絶縁体基板上の単結晶半導体準度に形成する NOS 型電界効果トランジスタの製造方法において、 ソース,ドレインとなるべき領域上に単結晶金属 シリサイド膜を絶象体基板上に形成する工程と、 単結晶金属シリサイド膜を確とする単結晶成長法 によりゲートチャネルとなるべき領域に単結晶半 準体辞膜を形成する工程とを含むことを特徴とす るNOS 型電界効果トランジスタの製造方法。

3.発明の詳細な説明

(産業上の利用分野)

本発明はMOS 型電界効果トランジスタの製造方法、特にSOI(Silicon On Insulator) 基板に形成するMOS 型電界効果トランジスタの製造方法に関する。

〔從来の技術〕

是近のVLSIにおいては、高集費化と機和化に伴

い、ゲート長が0.8m程度のNOS型電界効果トランジスタが用いられている。また、SOI 基板に形成されるNOS 型電界効果トランジスタにおいては、従来、結晶成長が容易であるSOI膜厚が0.5m程度の単結晶半導体薄膜が用いられていた。しかし、0.5mと厚いSOI膜を用いた場合には、パンチスルーや短チャネル効果という2次元効果のためにNOS型電界効果トランジスタの特性は劣化するが、SOI膜厚を最大空乏層厚以下にすることにより、2次元効果や基板浮速効果を低減できることが最近報告されている。稼いSOI膜の形成方法は、一度0.5m程度の厚いSOI膜を形成した後、種々のエッチング法により聴頭化を行っている。

(発明が解決しようとする裸題)

しかしながら、微細ゲート及を有するNOS 型電 卵効果トランジスタにおいては、ゲート領域のSO I競馬を50nm程度以下にしなくては、2次元効果 を十分に抑制することはできない。そのため、ゲ ート領域あるいはトランジスタ全領域のSOI 顔の 関厚を50nm程度以下にしなければならない。しか し、そのように寝いSOI 膜を大面積に広く形成することは、従来のピームアニール法や固相成長法では困難であるばかりでなく、現在行っている厚いSOI 膜をエッチングにより薄くする方法においても、均一性、制料性の面から極めて困難である。また、ソース、ドレイン領域の膜厚も極めて薄くなるために、ソース、ドレイン抵抗の増大が予想される。

本発明の目的はこのような従来の問題点を解消 しうるMOS 型電界効果トランジスタの製造方法を 提供することにある。

【課題を解決するための手段】

前記目的を建成するため、本発明は結験体基板 上の単結品半導体薄膜に形成するNOS 型電界効果 トランジスタの製造方法において、ソース・ドレ インとなるべき領域上に単結晶金属シリサイド膜 を絶象体基板上に形成する工程と、単結晶金属シ リサイド膜を種とする単結晶は長法によりゲート チャネルとなるべき領域に単結晶半導体薄膜を形 成する工程とを含むものである。

SOI展 3 を0.5mの厚さに形成する。次に、 幕板袋 面を清浄化し、前記SOI膜3上にニッケル膜4を0. 14m堆積する。第1個(1)において、前配シリコン 基板1に800°C、30分の熱処理を施し、結縁膜2 上全面に単結晶ニッケルシリサイド膜5を形成し た後、ゲートチャネルとなるべき領域と妻子分離 倒域を通常のホトレジスト工程とドライエッチン グ工程によりエッチング除去する。これにより、 絶象体基板上のソース。ドレインとなるべき領域 に、厚い単結晶シリサイド酸を形成されたことに なる。次いで、第1図(D)において、非晶質S1膜 6 を真空蓋着法により30mm堆積する。第1図(4)にお いて、前記シリコン基板1を窒滑雰囲気中600°C、 2時間、電気炉でアニールすることにより、 疎非 品質Si膜 6 をソース、ドレイン領域の単結晶ニッ ケルシリサイド膜5を種として、固相成長させ、 単結晶Si膜でにし、さらに素子分離部分を通常の **ホトレジスト工程とドライエッチング工程により** エッチング除去する。この工程により、30mm厚の 単結晶Si膜をゲートチャネル低域に形成できる。

(作用)

本発明においては、従来のNOS型電界効果トランジスタの製造方法とは異なり、まず、純緑体 極上のソース、ドレインとなるべき領域に、厚い 単結晶シリサイド膜を形成する。次に、所望の が膜厚の非結晶をいは多結晶半導体を関を 上に埋積した後、近接するソース。ドレインを の単結晶シリサイド膜を 積として、ゲートを がの半導体膜を単結晶化する。この 場合、 が明まれる。 がまれる。 がなる。 はなる。 はなる。 はなる。 はなる。 はなる。 はなる。 はなる。 はなる。 はなる。 はなる

(実施例)

以下、本発明の実施例を図面を参照して説明する。

第1回(a)~(a)は本発明の一実施例を示した模式 的新頭図である。

第1図(3)において、シリコン基板1上に、無酸化による絶縁膜2を1点の厚さに形成し、次いで、

さらに、第1回回において、前記ゲート部分の単 結晶Si膜7の表面に無酸化によりゲート酸化膜8 を形成し、ゲート電極となる多額晶Si膜9を0.5 mだけCVD 法により堆積した後、膜多額晶Si膜9 を通常のホトレジスト工程とドライエッチング工 程によりエッチングし、ゲート電極を形成する。

以上実施例においては単結品シリサイド膜としてNiSiaを用いたが、これに限る必要はなく、CoSiaやPtSiやPdaSiなども用いることができる。また、これら単結品シリサイド膜の膜厚は、前記実施例においては、0、5mとしたが、これに限る必要はなく、シード抵抗が300位/口以下となる膜厚以上の単結品シリサイド膜を用いることができる。

また、実施例においては、単結晶成長させるべき半導体膜の膜原を30mmとしたが、これに限る必要はなく、少なくとも単結晶シリサイド膜の膜厚以下の任意の膜厚を用いることができる。

さらに実施例においては、ゲートチャネル領域 の単結品膜を形成する方法に固相成長法を用いた が、ビームアニール法なども用いることができる。 また、前記実施例においては、ゲート材料として多額品S1膜を用いたが、これに限る必要はなく、 高融点金属等の金属膜やポリサイド構造の存譲も 用いることができる。

(発明の効果)

以上認明したように本発明によれば、従来のNO S 型電界効果トランジスタの製造部の厚い単結品 シリサイド膜を形成した後に周辺部のシリサイド膜を形成した後に周辺部のシリサイド膜を形成するため、従来の薄いSOI 膜形成に必要とされた高槽皮のエッチングは必要と しない。また、実施例に型電界効果トランジスタを 被の おいSOI 膜に NOS 型電界効果トランジスタを 形成した場合でも、ソース・ドレイン領域を 駆い シ 領域の抵抗を上げずにトランジスタを作 関でる 効果を 有する。

4. 図面の簡単な説明

第1回(a)~(a)は本発明の一支施例を工程順に示した模式的新聞版である。

1…シリコン基板

2 … 絶象膜

3 --- SOI B

4 …ニッケル護

5…単結晶ニッケルシリサイド選

6 …非晶質S1膜


7 ··· 早結高Si膜


8 …ゲート酸化膜


9 …多結品SI際

特許出顧人 日本電気株式会社


代理人 弁理士内原 習








第 1 図





第1 🖾

JAPANESE PATENT PUBLICATION

LAID-OPEN NO:

HEI 2-222546

LAID-OPEN DATES:

SEPTEMBER 5, 1990

APPLICATION NO:

HEI 1-44561

5 FILLING DATE:

FEBRUARY 23, 1989

APPLICANT:

NEC CORPORATION

Specification

1. Title of the Invention

METHOD OF MANUFACTURING MOS TYPE FIELD EFFECT

10 TRANSISTOR

2. Scope of Patent Claims

15

(1) A method of manufacturing a MOS type field effect transistor which is formed on a single crystal semiconductor thin film formed on top of an insulating substrate, comprising the steps of: forming a single crystal metal silicide film on top of said insulating substrate in the regions which will become the source and the drain; and forming a single crystal semiconductor thin film in the region that will become the gate channel by a single crystal growth method using the single crystal silicide film as a seed.

3. Detailed Description of the Invention

20 [Field of the Industrial Application]

The present invention relates to a method of manufacturing a MOS type field effect transistor, and in particular to a method of manufacturing a MOS type field effect transistor to be formed on a Silicon On Insulator (SOI) substrate.

[Prior Art]

10

15

20

With the recent high integration and scaling down of VLSI, MOS type field effect transistors with gate lengths of approximately $0.8\,\mu\mathrm{m}$ are now in use. In addition, single crystal semiconductor thin films with good crystal growth and SOI film thickness of approximately $0.5\,\mu\mathrm{m}$ have until now been used for MOS type field effect transistors formed on an SOI substrate. However, when an SOI film having a thick of $0.5\,\mu\mathrm{m}$ is used, the MOS type field effect transistor characteristics worsen due to the two-dimensional effects such as the punch-through effect or the short channel effect. It has been recently reported, though, that by making the SOI film thickness equal to or less than the depletion layer thickness, one can reduce the two-dimensional effects or the substrate floating effect. The method of forming the thin SOI film involves first forming SOI film having a thickness of as much as approximately $0.5\,\mu\mathrm{m}$, and then thinning the film by various etching processes.

[Problems to be solved by the Invention]

However, for MOS type field effect transistors which have minute gate lengths, unless the SOI film thickness in the gate region is equal to or less than approximately 50 nm, it will not be possible to sufficiently inhibit the two-dimensional effects. Due to this, the thickness of the SOI film in the gate region, or over the entire transistor region, must be made equal to or less than approximately 50 nm. However, forming a thin film over a large area in this way is not only difficult in previous methods such as beam annealing and solid phase epitaxy, but also is difficult in the current method of etching a thick SOI film for thinning from both uniformity and controllability standpoints. In addition, because the source and the drain regions become very thin, the source and the drain resistances can be expected to increase.

An object of the present invention is to provide a method of manufacturing a MOS type field effect transistor which can eliminate the foregoing prior art problems.

[Means for solving the Problems]

In order to obtain the above object, the present invention provides a method of

manufacturing a MOS type field effect transistor which is formed on a single crystal semiconductor thin film formed on top of an insulating substrate, comprising the steps of: forming a single crystal metal silicide film on top of an insulating substrate in the regions which will become the source and the drain; and forming a single crystal semiconductor thin film in the region which will become the gate channel by a single crystal growth method using the single crystal metal silicide film as a seed.

[Operation]

10

15

25

The method of the present invention differs from previous methods of manufacturing MOS type field effect transistors. According to the present invention, first, a thick single crystal silicide film is formed on an insulating substrate over the regions that will become the source and the drain. Then, after depositing an amorphous or polycrystalline semiconductor thin film having a desired thin film over the substrate to a preset thin film thickness, the single crystal silicide film neighboring the source and the drain regions is used as a seed, and the semiconductor film in the gate channel region is crystallized into a single crystal. For this case, the gate channel region that is to be made into a single crystal is no more than approximately $1\,\mu\text{m}$, and can easily be formed into a single crystal. As a result, the high precision etching process needed previously when forming a thin SOI film becomes unnecessary.

[Embodiments]

20 Embodiments of the present invention will be described below with reference to the drawings.

Figs. 1(a) - (e) are schematic cross sectional views showing one embodiment of the present invention.

In Fig. 1(a), on top of a silicon substrate 1, an insulating film 2 having a thickness of 1 μ m is formed by thermal oxidation, and then an SOI film 3 having a thickness of 5 μ m formed. Next, the surface of the substrate is cleaned, and a nickel film 4 having a thickness of 0.14 μ m is deposited on top of the SOI film 3. In Fig. 1(b), the silicon substrate 1 is subject to the heat treatment at 800°C for 30 minutes, and after forming a

single crystal nickel silicide film 5 over the entire surface of the insulating film 2, the region that will become the gate channel and the region that will become the element separation region are etched by using conventional photoresist and dry etching processes. With these steps, a thick single crystal silicide film is formed over the regions on the insulating substrate that will become the source and the drain. Next, a 30nm amorphous Si film 6 is deposited by vacuum evaporation, as in Fig. 1(c). In Fig. 1(d), by annealing the silicon substrate 1 in a nitrogen atmosphere at 600°C for 2 hours in an electric furnace, the single crystal nickel silicide film 5 in the source and drain regions is used as a seed to subject the amorphous silicon film 6 to solid phase epitaxy and to obtain a single crystal Si film 7. In addition, the element separation area is etched and removed by using conventional photoresist and dry etching processes. With these processes, the 30 nm single crystal Si film can be formed in the gate channel region. In addition, a gate oxide film 8 is formed on the surface of the single crystal Si film 7 in the gate area by thermal oxidation, and after depositing a polycrystalline Si film 9, which is to form a gate electrode, having a thickness of as much as $0.5 \,\mu\mathrm{m}$ by CVD, the polycrystalline Si film 9 is etched using conventional photoresist and dry etching processes, forming a gate electrode.

5

10

20

25

In the above embodiment, $NiSi_2$ is used as the single crystal silicide film, but there need be no restrictions on this, and $CoSi_3$, PtSi, Pd_2Si , etc. can be used. Further, the single crystal silicide film thickness is $0.5 \, \mu m$ in the above embodiment, but there need be no restrictions on this, and the above single crystal silicide films equal to or more than a film thickness in which the sheet resistance is $300 \, \Omega$ /square or less can be used.

In addition, the film thickness of the semiconductor film that is turned into a single crystal is 30 nm in the embodiment, but there need be no restrictions on this, and any film thickness having at least a film thickness of the single crystal silicide film or less can be used.

Furthermore, solid phase epitaxy is used as a method of forming the single crystal film in the gate channel region in the embodiment, but beam annealing and other processes can also be used.

In addition, a polycrystalline Si film is used as the gate material in the abovedescribed embodiment, but there need be no restrictions on this, and high melting point metal films and polyside structure thin films can also be used.

5 [Effect of the Invention]

10

As explained above, in accordance with the present invention, it differs from previous method of manufacturing MOS type field effect transistors, and since the thin SOI film in the gate region is formed after a surrounding thick single crystal silicide film is formed, using the surrounding silicide film as a seed, the high precision etching process required previously to form a thin SOI film is not needed. In addition, as shown in the embodiment, even when the thin SOI film in the gate region is formed with a MOS type field effect transistor, the source and the drain regions can be formed by using a thick silicide film, which provides the effect of being able to form a transistor without increasing the resistance in the source and the drain regions.

15 4. Brief Description of the Drawings

Figs. 1(a) - (e) are schematic cross sectional views showing one embodiment of the present invention.

1 ... silicon substrate

2 ... insulating film

3 ... SOI film

4 ... nickel film

20 5 ... single crystal nickel silicide film

6 ... amorphous Si film

7 ... single crystal Si film

8 ... gate oxide film

9... polycrystalline Si film

DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

008428414

Image available

WPI Acc No: 1990-315415/199042

Mfg. MOSFET - by forming single-crystal metal silicide film on region for

source and drain regions on insulator NoAbstract Dwg 1/1

Patent Assignee: NEC CORP (NIDE)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind

Applicat No.

Kind

Date

Week

JP 2222546

A 19900905 JP 8944561

Α

19890223 199042 B

Priority Applications (No Type Date): JP 8944561 A 19890223

Title Terms: MANUFACTURE; MOSFET; FORMING; SINGLE; CRYSTAL; METAL;

 ${\tt SILICIDE}~;~{\tt FILM};~{\tt REGION};~{\tt SOURCE};~{\tt DRAIN};~{\tt REGION};~{\tt INSULATE};~{\tt NOABSTRACT}$

Derwent Class: L03; U11; U12; U13

International Patent Class (Additional): H01L-021/33; H01L-029/78

File Segment: CPI; EPI